11问答网
所有问题
当前搜索:
74138译码器电路图
请用3线-8线
译码器74138
实现原码和反码两种输出的8路数据分配器
答:
两种数据分配器的
电路
如下图所示:当把 D 接入到 /STB,这是低电平有效的控制端,所以,D 输入低电平,即可实现
译码
及分配。而
74138
是低电平输出,这就和 D 输入的,相同。这就是原码输出。当把 D 接入到 STA,这是高电平有效的控制端。D 输入高电平,即可实现译码及分配,输出对应的低电平。
74138
的
译码器
答:
74138
,是一个3到8的
译码器
,分为74HC138(cmos)和74LS138(TTL)两种,下图是其逻辑符号及管脚排布,下表中列出了该器件的逻辑功能,从表中可以看出其输出为低电平有效,使能端G1为高电平有效,G'2、G'3为低电平有效,当其中一个为高电平,输出端全部为1!在中规模集成
电路
中译码器有几种型号,使用...
用
译码器74138
配合逻辑门设计
电路
实现逻辑函数L(X,Y,Z)=XY+X/Z,画...
答:
将函数变换一下:L=XYZ/+XYZ+X/YZ+X/Y/Z,则有下面的逻辑图
用
74138译码器
扩展成5/32
译码电路
答:
将5线-32线
译码器
的5根输入线A4A3A2A1A0分成两组,低三位A2A1A0接至每个138的输入端,高两位A4A3用来shu产生片选信号,A4A3的组合状态共4个,每个状态的输出接至138的对应控制端即可。片选信号产生方法很多。最简单的就是将A4A3接到2:4译码器(74LS139)输入端,四个输出接到四个138的控制端即可...
用一篇3线~8先
译码器
74LS138和基本逻辑电路构成一位全加
器电路
,画出...
答:
故
74138
的连接图为:下面的地址输入端:A2、A1、A0分别接全加器的三个输入信号:Ai、Bi、Ci-1;下面的使能信号端:S1接高电平"1",S2、S3接低电平"0";上面的信号输出端:Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端,此与非门的输出端为全加器输出信号Si端;Y3、Y5、Y6、Y7...
用3线—8线
译码器
(74LS138芯片).四输入与非门实现"三个开关控制一个灯...
答:
用3线—8线
译码器
(74LS138芯片)四输入与非门实现三个开关控制一个灯的
电路
:全加器真值表:00000;00110;01010;01101;10010;10101;11001;11111。故有Si和Ci的表达式分别为:Si=A’B’C+A’BC’+AB’C’+ABC Ci=A’BC+AB’C+ABC’+ABC 故
74138
的连接图为:下面的地址输入端:A2...
74138译码器
是如何工作的?
答:
74138译码器
的地址输入端的作用是把地址码(一般是8位、16位等)的二进制码译成BCD码或10进制数。译码器的种类很多,但它们的工作原理和分析设计方法大同小异,其中二进制译码器、二-十进制译码器和显示译码器是三种最典型,使用十分广泛的
译码电路
。二进制码译码器,也称最小项译码器,N中取一译码器...
如何用双3-8
译码器
级联为4-16译码器?
答:
首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器。全加器有3个输入端:a,b,ci;有2个输出端:s,co.与3-8
译码器
比较,3-8译码器有3个数据输入端:a,b,c;3个使能端;8个输出端,out(0-7)。将两片3线—8线译码器连接成4线—16线译码器,其中第二片
74138
的使能端G1...
74138译码器
和逻辑门设计一个组合
电路
,该电路的输入X,输出F均为3位二...
答:
设计一组合逻辑
电路
,该电路输入X,输出F均为三位二进制数。输入输出之间的关系如下:当2<=X<=5时,F=X+2; 这里输出的应该是数据;当X<2时,F=1;当X>5时,F=0.;这里输出的是逻辑状态。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而...
数字逻辑:用
74138
实现全加器仿真设计,画出逻辑图
答:
工大的孩纸乃们伤不起啊,楼上的同握爪……
1
2
3
4
5
6
7
8
9
10
涓嬩竴椤
灏鹃〉
其他人还搜
74138译码器工作原理图
74ls138实验接线图
3-8译码器真值表
logisim实现74138译码器电路图
74138译码器abc
74138译码器引脚图接法
74139译码器输出真值表
74138译码器实现全加器logi
设计74138译码器电路