11问答网
所有问题
当前搜索:
verilog变量类型
如何给
Verilog
中的数组初始化赋值?
答:
2、详解:String s;和String s=null;和String s="a";有什么区别?第一个只是定义了一个String
类型变量
s,并没有给它赋初值,在Java中,默认在使用一个变量的时候必须赋予它初值(降低风险)。第二个和第三个都定义了String类型变量s,并赋予它初值,只不过第二个赋予的值为null(空)罢了主要要...
verilog
里面“**”代表什么?
答:
verilog
里面** 表示这是多少次幂。verilog里面的算术:1.加(+):2个操作数相加 2.减(-):2个操作数相减或取1个操作数的负数(二进制补码表示)3.乘(*):2个操作数相乘 4.除(/):2个操作数相除 5.求幂(**)}}:2个操作数求幂,前一个操作数为底数,后一个操作数为指数 在
Verilo
...
Verilog
HDL中单引号的作用:下面这些单引号怎么解释? parameter T100MS...
答:
这是
verilog
的基本语法,是数值的表达形式。在
Verilog
里,当一个
变量
的
类型
确定,即已经知道它是寄存器类型或者是线网类型,当把具体的数值赋值给它时,需要利用下面所述的数字表示方法。数字表示的基本语法结构为:<位宽>'<数制的符号><数值> 其中,位宽是与数据大小相等的对应二进制数的位数加上占位所...
如何
verilog
实现100个
变量
的加法
答:
Verilog
HDL语言。ISE中的“
变量
”实际上是所说的寄存器。定义一个十进制变量,实际上就是按照所需大小定义一个寄存器,例如变量最大是128,则定义reg AAA[6:0],AAA就是一个寄存器
verilog
中的10'd0什么意思?
答:
数字表达式:<位宽><进制><数字> b:二进制 //eg.4'b1110 表示4位二进制数1110 h:十六进制 //eg 8'hef、4’ha等 d:十进制 //eg 2'd3、4‘d15(不能写16,4位宽最大15)等 所以10’d0表示10位宽的数值0,0000000000 加入10‘d15,则表示十进制15, 0000001111。
verilog
不对
变量
进行初始化也能使用吗?默认值是什么?
答:
FPGA内的寄存器,如果不赋初值,默认为0;但是在仿真软件中(如modelsim),寄存器如果不赋初值,默认为不定态(x),仿真是无法进行的,count+1仍然为x,你就会看到count一直是红色的,没有结果;之所以实现流水灯没有问题,是因为你下载到FPGA内部了,count被默认为32'b0,如果程序要下载到FPGA中,...
Verilog
的real
变量
怎样声明啊?
答:
real 显然是不可综合的,如果你用在TB上还可以,但要综合,肯定编译不过。一般寄存器申明只有 reg,你想,如果是一个浮点数,硬件怎么去实现呢?
verilog
即可以做硬件的描述,同时也可以搭建tb做验证。里面说支持是在tb上支持的
verilog
仿真时,部分reg
变量
消失
答:
没错,在综合过程中一些
变量
是会被优化的.一种常用的调试手段,是将这些内部变量变成输出.带来的麻烦是,module模块需要需要增加输出,尤其是多级调用模块时,会显得比较麻烦.其实如果你需要一般的仿真,只需要用ModelSim就行了,任何内部的变量都可以观察到波形;ModelSim仿真需要自己编写testbench和测试波形,也就是...
verilog
语言中,如何给
变量
赋初值,并能保证赋初值的语句与后面的always...
答:
不知道你是要做验证还是设计,如果是验证的话,不要求可综合,可以简单写成:always@ (posedge a)begin (negedge b)c<=...;end 如果要想可综合的话,需要用状态机类似的概念,即设一个标志位,当a上升沿来是,把它赋值为1,当它为1且b下降沿来时,给c赋值,并将它赋值回0:并且,如果a,b...
verilog
不对
变量
进行初始化也能使用吗?默认值是什么?
答:
一旦遇到这个问题。
verilog
中的解决方法是两个变一个。一个always块只对一个
变量
赋值。最后将其用组合逻辑将其变为一个信号。举例:always@(posedgeclkornegedgerst)if(!rst)cnt1<=#13'd0;elseif(cnt==4)cnt1<=#13'd0;elsecnt<=#1cnt+1;always@(negedgeclkornegedgerst)if(!rst)cnt2<=#14...
棣栭〉
<涓婁竴椤
3
4
5
6
8
7
9
10
11
12
涓嬩竴椤
灏鹃〉
其他人还搜