• 所有问题

    • 求VHDL程序，要求只有一个时钟输入，A、B、C三个输出端（quartus原理图设计也行）

    如题所述

    举报该问题
    其他回答
    第1个回答  2013-01-06
    你这要实现什么功能啊，连个功能都没有，怎么写
    相似回答
    大家正在搜