å¨ Xilinx ç³»å FPGA 产åä¸ï¼å
¨å±æ¶éç½ç»æ¯ä¸ç§å
¨å±å¸çº¿èµæºï¼å®å¯ä»¥ä¿è¯æ¶éä¿¡å·å°è¾¾å个ç®æ é»è¾åå
çæ¶å»¶åºæ¬ç¸åãå
¶æ¶éåé
æ ç»æå¦å¾1æ示ã
å¾1.Xilinx FPGAå
¨å±æ¶éåé
æ ç»æ
é对ä¸åç±»åçå¨ä»¶ï¼Xilinxå
¬å¸æä¾çå
¨å±æ¶éç½ç»å¨æ°éãæ§è½çæ¹é¢ç¥æåºå«ï¼ä¸é¢ä»¥Virtex-4ç³»åè¯ç为ä¾ï¼ç®åä»ç»FPGAå
¨å±æ¶éç½ç»ç»æã
Virtex- 4ç³»åFPGAå©ç¨1.2Vã90nmä¸æ
ææ°§åå±ææ¯å¶é èæï¼ä¸åä¸ä»£å¨ä»¶ç¸æ¯ï¼å
·å¤çµæ´»çæ¶é解å³æ¹æ¡ï¼å¤è¾¾80个ç¬ç«æ¶éä¸20个æ°åæ¶é管ç å¨ï¼å·®åå
¨å±æ¶éæ§å¶ææ¯å°æªæä¸æå¨éè³æä½ã以å
¨éå·¥èºå®ç°çå
¨å±æ¶éç½ç»ï¼å ä¸ä¸ç¨æ¶éç¼å²ä¸é©±å¨ç»æï¼ä»èå¯ä½¿å
¨å±æ¶éå°è¾¾è¯çå
é¨ææçé»è¾å¯ é
ç½®åå
ï¼ä¸I/Oåå
以ååRAMçæ¶å»¶åæå¨æå°ï¼å¯æ»¡è¶³é«éåæ¥çµè·¯å¯¹æ¶é触å沿çèå»éæ±ã
å¨FPGA设计ä¸ï¼FPGAå
¨å±æ¶éè·¯å¾ éè¦ä¸ç¨çæ¶éç¼å²å驱å¨ï¼å
·ææå°å移åæ大æåºè½åï¼å æ¤æ好çæ¶éæ¹æ¡æ¯ç±ä¸ç¨çå
¨å±æ¶éè¾å
¥å¼è驱å¨çå个主æ¶éï¼å»éæ§è®¾è®¡é¡¹ç®ä¸çæ¯ä¸ä¸ªè§¦å å¨ãåªè¦å¯è½å°±åºå°½éå¨è®¾è®¡é¡¹ç®ä¸éç¨å
¨å±æ¶éï¼å 为对äºä¸ä¸ªè®¾è®¡é¡¹ç®æ¥è¯´ï¼å
¨å±æ¶éæ¯æç®ååæå¯é¢æµçæ¶éã
å¨è½¯ä»¶ä»£ç ä¸ï¼å¯éè¿è°ç¨åè¯ IBUFGPæ¥ä½¿ç¨å
¨å±æ¶éãIBUFGPçåºæ¬ç¨æ³æ¯ï¼
IBUFGP U1(.I(clk_in), .O(clk_out));
å
¨å±æ¶éç½ç»å¯¹FPGA设计æ§è½çå½±åå¾å¤§ï¼æ以æ¬ä¹¦å¨ç¬¬11ç« è¿ä¼æ´æ·±å
¥ãæ´å
¨é¢å°ä»ç»å
¨å±æ¶éç½ç»ä»¥åç¸å
³ä½¿ç¨æ¹æ³ã
DCM模åç使ç¨
1ï¼DCM模åçç»æååè½ä»ç»
æ° åæ¶é管ç模åï¼Digital Clock Managerï¼DCMï¼æ¯åºäºXilinxçå
¶ä»ç³»åå¨ä»¶æéç¨çæ°å延è¿éç¸ç¯ï¼DLLï¼Delay Locked Loopï¼æ¨¡åãå¨æ¶éç管çä¸æ§å¶æ¹é¢ï¼DCMä¸DLLç¸æ¯ï¼åè½æ´å¼ºå¤§ï¼ä½¿ç¨æ´çµæ´»ãDCMçåè½å
æ¬æ¶é¤æ¶éç延æ¶ãé¢ççåæãæ¶éç¸ä½çè°æ´ç ç³»ç»æ¹é¢çéæ±ãDCMç主è¦ä¼ç¹å¨äºï¼â å®ç°é¶æ¶éå移ï¼Skewï¼ï¼æ¶é¤æ¶éåé
延è¿ï¼å¹¶å®ç°æ¶ééç¯æ§å¶ï¼â¡æ¶éå¯ä»¥æ å°å°PCBä¸ç¨äºåæ¥å¤é¨è¯ çï¼è¿æ ·å°±åå°äºå¯¹å¤é¨è¯ççè¦æ±ï¼å°è¯çå
å¤çæ¶éæ§å¶ä¸ä½åï¼ä»¥å©äºç³»ç»è®¾è®¡ã对äºDCM模åæ¥è¯´ï¼å
¶å
³é®åæ°ä¸ºè¾å
¥æ¶éé¢çèå´ãè¾åºæ¶éé¢çè å´ãè¾å
¥/è¾åºæ¶éå
许æå¨èå´çã
DCMå
±ç±åé¨åç»æï¼å¦å¾2æ示ãå
¶ä¸æåºå±ä»éç¨æççDLL模åï¼å
¶æ¬¡åå«ä¸ºæ°åé¢çåæ å¨ï¼DFSï¼Digital Frequency Synthesizerï¼ãæ°å移ç¸å¨ï¼DPSï¼Digital Phase Shifterï¼åæ°åé¢è°±æ©å±å¨ï¼DSSï¼Digital Spread Spectrumï¼ãä¸åçè¯ç模åçDCMè¾å
¥é¢çèå´æ¯ä¸åçï¼ä¾å¦ï¼ã
å¾2 DCMåè½ååç¸åºçä¿¡å·
1ï¼DLL模å
DLL 主è¦ç±ä¸ä¸ªå»¶æ¶çº¿åæ§å¶é»è¾ç»æã延æ¶çº¿å¯¹æ¶éè¾å
¥ç«¯CLKIN产çä¸ä¸ªå»¶æ¶ï¼æ¶éåå¸ç½çº¿å°è¯¥æ¶éåé
å°å¨ä»¶å
çå个å¯åå¨åæ¶éåé¦ç«¯CLKFBï¼æ§ å¶é»è¾å¨åé¦æ¶éå°è¾¾æ¶éæ ·è¾å
¥æ¶é以è°æ´äºè
ä¹é´çåå·®ï¼å®ç°è¾å
¥åè¾åºçé¶å»¶æ¶ï¼å¦å¾3æ示ãå
·ä½å·¥ä½åçæ¯ï¼æ§å¶é»è¾å¨æ¯è¾è¾å
¥æ¶éååé¦æ¶éçå å·®åï¼è°æ´å»¶æ¶çº¿åæ°ï¼å¨è¾å
¥æ¶éåä¸åå°æå
¥å»¶æ¶ï¼ç´å°è¾å
¥æ¶éååé¦æ¶éçä¸å沿åæ¥ï¼éå®ç¯è·¯è¿å
¥âéå®âç¶æï¼åªè¦è¾å
¥æ¶éä¸åçååï¼è¾å
¥æ¶é ååé¦æ¶éå°±ä¿æåæ¥ãDLLå¯ä»¥è¢«ç¨æ¥å®ç°ä¸äºçµè·¯ä»¥å®ååç®åç³»ç»çº§è®¾è®¡ï¼å¦æä¾é¶ä¼ æ延è¿ï¼ä½æ¶éç¸ä½å·®åé«çº§æ¶éåºåæ§å¶çã
å¾3 DLLç®å模å示æå¾
å¨Xilinxè¯çä¸ï¼å
¸åçDLLæ åååå¦å¾4æ示ï¼å
¶ç®¡èåå«è¯´æå¦ä¸ï¼
CLKINï¼æºæ¶éè¾å
¥ï¼ï¼DLLè¾å
¥æ¶éä¿¡å·ï¼é常æ¥èªIBUFGæBUFGã
CLKFBï¼åé¦æ¶éè¾å
¥ï¼ï¼DLLæ¶éåé¦ä¿¡å·ï¼è¯¥åé¦ä¿¡å·å¿
é¡»æºèªCLK0æCLK2Xï¼å¹¶éè¿IBUFGæBUFGç¸è¿ã
RSTï¼å¤ä½ï¼ï¼æ§å¶DLLçåå§åï¼é常æ¥å°ã
CLK0ï¼åé¢ä¿¡å·è¾åºï¼ï¼ä¸CLKINæ ç¸ä½å移ï¼CLK90ä¸CLKIN æ90度ç¸ä½å移ï¼CLK180ä¸CLKIN æ180度ç¸ä½å移ï¼CLK270ä¸CL KINæ270度ç¸ä½å移ã
CLKDVï¼åé¢è¾åºï¼ï¼DLLè¾åºæ¶éä¿¡å·ï¼æ¯CLKINçåé¢æ¶éä¿¡å·ãDLLæ¯æçåé¢ç³»æ°ä¸º1.5ï¼2ï¼2.5ï¼3ï¼4ï¼5ï¼8 å16ã
CLK2Xï¼ä¸¤åä¿¡å·è¾åºï¼ï¼CLKINç2åé¢æ¶éä¿¡å·ã
LOCKEDï¼è¾åºéåï¼ï¼ä¸ºäºå®æéåï¼DLLå¯è½è¦æ£æµä¸å个æ¶éå¨æãå½DLLå®æéåä¹åï¼LOCKEDææã
å¨FPGA 设计ä¸ï¼æ¶é¤æ¶éçä¼ è¾å»¶è¿ï¼å®ç°é«æåºæç®åçæ¹æ³å°±æ¯ç¨DLLï¼æCLK0 ä¸CLKFBç¸è¿å³å¯ãå©ç¨ä¸ä¸ªDLLå¯ä»¥å®ç°2åé¢è¾åºï¼å¦å¾5æ示ãå©ç¨ä¸¤ä¸ªDLL å°±å¯ä»¥å®ç°4åé¢è¾åº
温馨提示:答案为网友推荐,仅供参考