VHDL 提供了6种预定义的运算操作符：
赋值运算符：赋值运算符用来给信号、变量和常数赋值。
2.逻辑操作符：逻辑运算的操作数必须是BIT，STD_LOGIC或STD_ULOGIC类型的数据(或者是这些数据类型的扩展，即BIT_VECTOR，STD_LOGIC_VECTOR或STD_ULOGIC_VECTOR)。
3.算术操作符：用来执行算术运算操作。操作数可以是INTEGER，SIGNED，UNSIGNED或REAL数据类型，其中REAL类型是不可综合的。如果声明了ieee库中的包集std_logic_signed和std_logic_unsigned，即可对STD_LOGIC_VECTOR类型的数据进行加法和减法运算。
4.关系操作符 操作数必须是BIT, BIT_VECTOR, INTEGER。
5.并置操作符 并置运算符用于位和位矢量的拼接，其操作数可以是支持逻辑运算的任何数据。