11问答网
所有问题
verilog中常量=FALSE是什么意思
如题所述
举报该问题
推荐答案 2022-04-13
常量为“FALSE”。
与C语言类似,常量主要有:整数型、实数型和字符串型三种。“False”是字符串类型的常量,False关键字的值等于0,是关键字,不能定义为常量。可以加引号作为字符串。
verilog是目前应用最为广泛的硬件描述语言,可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等。
温馨提示:答案为网友推荐,仅供参考
当前网址:
http://11.wendadaohang.com/zd/F84vqPM42878P47v28M.html
相似回答
verilog hdl中
define、parameter 、defparam有
什么
区别
答:
parameter是一个模块中,
常量是
声明 defparam是对已经声明的模块常量,在例化的时候对这个
常量的
数值进行修改,define啊,比如一个模块内同时写了针对FPGA和ASIC的程序,根据你的实际需要进行选择,那么就不用对所有的文件都进行选择,可以写一个DEFINE,直接定义成FPGA或者ASIC。省事 ...
大家正在搜
verilog reg是什么意思
verilog什么意思
verilog clk是什么
verilog中integer
verilog意思
verilog语言posedge
verilog initial
verilog和vhdl的区别
verilog异或怎么表示