11问答网
所有问题
vhdl positive怎么用
如题所述
举报该问题
推荐答案 2017-06-12
positive是一个和Integer同样类型，但取值范围小一些的子类型：
SUBTYPE positive IS Integer RANGE 1 TO Integer'High;
取值范围从1到Integer类型的最大值，其长度与Integer相同（32位二进制）。
温馨提示：答案为网友推荐，仅供参考
当前网址：
http://11.wendadaohang.com/zd/PFS888vSM82P2Fv74S7.html
相似回答
如何
利用
vhdl
语言对信号的高电平进行时间测量?
答：
USE IEEE.std_logic_1164.ALL;USE IEEE.std_logic_unsigned.ALL;ENTITY counter IS GENERIC(n :
positive
:= 16);PORT(clk,en : IN std_logic;counter_out : OUT std_logic_vector(n-1 DOWNTO 0));END counter;ARCHITECTURE behavioral OF counter IS SIGNAL counter_t : std_logic_vector(...
大家正在搜
positive integer
positive effect
be positive of
be positive后接什么
stay positive
positive number
positive的用法和搭配
vhdl verilog
impositive